This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP402203549A

DOCUMENT-IDENTIFIER: JP 02203549 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

August 13, 1990

INVENTOR-INFORMATION:

NAME

TANAKA, MITSUO

KANDA, AKIHIRO

HIRAI, TAKEHIRO

FUJITA, YOSHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP01024178

APPL-DATE: February 2, 1989

INT-CL (IPC): H01L021/76

US-CL-CURRENT: 438/427, 438/FOR 227

ABSTRACT:

PURPOSE: To prevent the generation of stress in an active region

by a method

wherein, after a comparative thick oxide film is formed on a semiconductor

substrate, and an isolation trench is formed, a silicon nitride film is deposited on the whole surface, a crystal silicon film is buried in the isolation trench, and the surface is oxidized.

CONSTITUTION: After a buried layer 12, an epitaxial layer 13, and a thermal

oxide layer 14 are formed on a semiconductor substrate 11, an element isolation

trench 15 is formed by dry etching. An oxide film 16 is formed, and a channel

stopper region 17 is formed by ion-implanting high concentration boron. At

this time, a silicon nitride film 18 is deposited; a polycrystalline silicon film 19 is deposited; the polycrystalline silicon film 19 except the isolation

trench is eliminated by etching; the polycrystalline silicon film 19 is buried

only in the isolation trench 15. Next, an oxide film 20 is formed on the

surface; by using the silicon nitride film 18, an oxide film 20 is formed only

in the isolation trench 15, thereby obtaining an element isolation structure

having no recess in the vicinity of the surface, and obtaining a state where

stress is scarcely applied in an active region 21 after element isolation

process is finished.

COPYRIGHT: (C)1990,JPO&Japio

② 公 開 特 許 公 報(A) 平2-203549

Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成2年(1990)8月13日

H 01 L 21/76

L 7638-5F

審査請求 未請求 請求項の数 2 (全4頁)

②特 願 平1-24178

20出 願 平1(1989)2月2日

加発 明 者 田中 光 男 大阪府門真市大字門真1006番地 松下電器産業株式会社内 彰 弘 **@発明者 神田** 大阪府門真市大字門真1006番地 松下電器産業株式会社内 ⑫発 明 者 平 井 健 裕 大阪府門真市大字門真1006番地 松下電器産業株式会社内 **@**発明者 藤田 良郎 大阪府門真市大字門真1006番地 松下電器産業株式会社内 ⑪出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地 创代 理 人 弁理士 栗野 重孝 外1名

1、発明の名称

半導体装置の製造方法

- 2、 特許請求の範囲
- (1) 半導体基板上に、絶縁膜を形成する工程、 前記絶縁膜及び半導体基板を選択的にエッチング し、凹部を形成する工程、前記凹部に所定の厚さ の酸化膜を形成する工程、前記凹部内の酸化膜を 形成後、酸化防止膜を堆積する工程、前期酸化防 止膜上に半導体薄膜を堆積する工程、前記半導体 薄膜を選択的に除去して、 前記凹部にのみ前記半 導体薄膜を残す工程を含み、前記基板表面上の絶 縁膜が、前記凹部上の絶縁膜の膜厚とほぼ等しい ことを特徴とする半導体装置の製造方法。
- (2) 半導体薄膜に多結晶シリコン膜を用いてい ることを特徴とする特許請求の範囲第1項に記載 の半導体装置の製造方法。
- 3、発明の詳細な説明

産業上の利用分野

装置の妻子分離領域の形成方法に関するものであ

従来の技術

従来、半導体装置の製造における第子分離領域 の形成方法として、案子分離領域となるべき部分 をエッチングして溝を形成した後、溝内を酸化し、 構内に多結晶シリコン膜を埋め込んだ後、構装面、 及び溝の近傍を選択的に酸化して素子分離領域を 形成するという方法がある。その従来技術の一例 を第2図により説明する。

半導体基板(Si)1上に、シリコン酸化膜(S i O₂) 2、 シリコン窒化膜 (S i 3 N 4) 3 を形 成した後、レジストをマスクにしてエッチングを 行い、分離構4を形成する。 (第2図 (a))

レジスト除去後、 構内表面を酸化して酸化膜 5 を形成する。 その後、 不純物イオンを注入し、 基 板凹部の底部にチャネルストッパ6を形成した後、 多結晶シリコン膜でを基板上全面に堆積した後、 ドライエッチ等により、 基板凹部以外に堆積され 本発明は、半導体装置の製造方法、特に半導体 た多結晶シリコン腹7を除去し、基板凹部のみに、 多結晶シリコン膜7を埋め込む。(第2図(b))

その後、ホトマスクを用いてシリコン窒化膜3のパターン出しを行い、満上部、及び構近傍を熱酸化して、表面酸化膜8を形成して素子分離領域を完成する。 (第2図 (c))

発明が解決しようとする課題

従来例においては、表面酸化膜8を形成する際に、満内の酸化膜の近傍の多結晶シリコン膜で、及び半導体基板シリコン1のところで酸化が他の部分よりも速く進行し、この部分に、vertical birds beak9が発生する。(第2図(c))このvertical birds beakの発生によって、分離滞によって囲まれた活性領域内に大きな圧縮ストレスが発生して、活性領域のシリコンに結晶欠陥が発生し、素子を形成したときに、リーク電流が増大するという問題点が発生した。

また、半導体索子が微細になるにつれて、この vertical birds beak 9 による活性領域の圧縮スト レスは大きくなり、微細な半導体索子を形成する ことを不可能にしている。

膜を形成し、シリコン窒化膜を堆積してから、多結晶シリコン膜を埋め込み、最適な膜厚だけ熱酸かを行うと、シリコン窒化膜が酸化防止膜であるので、分離満上部にのみ酸化膜が形成され、かつvertical birds beakは発生しない。この時、分離満によって囲まれた活性領域には、多結晶シリコン膜の酸化によって起こる堆積膨張によって起こる堆積膨張によって超にる地積膨張によって超にある。本質によって起こる地積に張いからないようになる。この場合、分離満によって囲まれた領域が小さくなっても、最初に形成した酸化膜と、分離向上部の熱酸化によって発生するストレスの影響がつり合い、活性領域中にストレスは発生しなくなる。

また、分離構の上部のみに熟酸化膜が形成されるので、分離構の部分にくぼみは発生せず、平坦な素子分離構造を得ることができる。

実施例

第1図の工程図にそって本発明の1実施例の説明を行う。P形Si基板11上に、n°埋め込み層

さらに、多結晶シリコン膜7を分離構内に埋め込む際に、半導体基板1の表面と同じ高さとなるように埋め込むことは非常に難しく、分離構内の多結晶シリコン膜7の方が、基板表面よりも低くなりやすく、分離構表面を酸化した際に、分離構の部分が周囲に比べて落ち込んでしまい、AI配線の断線、あるいはエッチングの際のAI残りによる短絡という問題も発生した。

課題を解決するための手段

作用

半導体基板上に、比較的厚い酸化膜を形成し、 レジストをマスクにして、酸化膜と半導体基板を エッチングして分離構を形成する。この時、分離 構によって囲まれた活性領域には、引っ張りスト レスが発生する。この後、分離構内の表面に酸化

12、例えば厚さ2μmのn形エピタキシャル層 13を形成し、例えば厚さ600nmの熱酸化膜 14を形成する。この後、ホトレジストをマスク にドライエッチを行い、Si基板11を約3μm の深さまで掘り下げ、案子分離溝15を形成する。 (第1図(a))

次に、構底部と側面部を酸化し、酸化膜16を約100nm形成し、分離構底部に高濃度のボロンのイオン注入を行い、構15底部にチャネルストッパ領域17を形成する。この後、酸化防止膜としてシリコン窒化膜18を約120nm堆積させ、多結晶シリコン膜19を約2μm堆積させて、ドライエッチあるいは、ウエットエッチによって、分離構内のみに、表面との段差ができるだけ小さくなるように多結晶シリコン膜19を埋め込む。(第1図(b))

次に、表面に厚さ600^{(n m の}酸化膜20を形成すると、酸化防止膜であるシリコン窒化膜があるため、分離溝の部分にのみ酸化膜が形成されて、

表面にくぼみのない案子分離構造を作ることがで きる。 (第1図 (c))

この時、 vertical birds beakが発生しないので 活性領域21中に大きな圧縮ストレスは加わらず、 多結晶シリコン膜19の表面酸化の時に活性領域 21に加わる圧縮ストレスと、 活性領域21上の 厚い熱酸化膜14によって活性領域21に加わる 引っ張りストレスとが均衡しあい、 活性領域21 中にはストレスはほとんどかからない状態になる。 つまり、この素子分離工程の間では、活性領域2 1内に発生するストレスは、分離構15形成の時 に、600mmの熱酸化膜によって活性領域21 中に発生する引っ張りストレスを打ち消すように 変化して行き、素子分離工程終了後、活性領域2 1 中にほとんどストレスのかかっていない状態に なるため、活性領域21中に結晶欠陥は発生しに くく、 結晶欠陥によって起こるリーク電流は少な くなり、この領域に半導体素子を作ることが可能 となる。

また、活性領域が微細化しても、活性領域中に

成工程断面図である。

11・・・半導体基板、12・・・埋め込み層、 13・・・エピタキシャル層、14・・・熱酸化 膜、15・・・分離層、16・・・酸化膜、17・・・チャネルストッパ領域、18・・・シリコン窒化膜、19・・・多結晶シリコン膜、20・・・熱酸化膜、21・・・活性領域。

代理人の氏名 弁理士 栗野重孝 ほか1名

加わるストレスは、同様に引っ張りストレスと圧 縮ストレスとが互いにつり合うように加わって行 くため、 結果として非常に小さなストレスが活性 領域に加わるようになるため、 この部分に後細な 半導体素子を作ることが可能となる。


発明の効果

以上のように本発明によれば、素子分離工程によって活性領域に加わるストレスを活性領域が小さな場合でも非常に小さくすることができるので、半導体素子(例えば、バイボーラトランジスタなど)を微細な活性領域内に形成することが可能となり、また、分離構の部分にくばみが発生しないので、Al配線等の断線、短絡がおこらず、さらに、厚い熱酸化膜を用いているので配線容量が少なり、高速化度、高速、かつ高歩留な半導体集積回路の製造に大きく寄与するものである。

4、 図面の簡単な説明

第1回は本発明の1実施例の分離構造の形成工 程断面図、第2回は従来例における分離構造の形

第 1 図



第 2 🖾

